Diplomová práce se zabývá návrhem digitální části přijímače systému ADS-B (Automatic Dependent Surveillance Broadcast). Hlavním cílem diplomové práce je implementace řetězce signálového zpracování, od digitalizace signálu po distribuci přijaté zprávy pomocí ethernetu, na programovatelném hradlovém poli (FPGA Field Programmable Gate Array) s integrovaným procesorem ARM (Acorn RISC Machine), tzv. System On Chip (SoC). Řetězec signálového zpracování je modelován v prostředí MATLAB (Matrix Laboratory), dosažené výsledky jsou využity pro praktickou realizaci v SoC. Implementace v SoC je ověřena pomocí generovaného signálu ADS-B zprávy na vstup analogově digitálního převodníku.