Digitální knihovnaUPCE
 

Digitální přijímač systému ADS-B implementovaný v FPGA SOC

Diplomová práce

Abstrakt

Diplomová práce se zabývá návrhem digitální části přijímače systému ADS-B (Automatic Dependent Surveillance Broadcast). Hlavním cílem diplomové práce je implementace řetězce signálového zpracování, od digitalizace signálu po distribuci přijaté zprávy pomocí ethernetu, na programovatelném hradlovém poli (FPGA Field Programmable Gate Array) s integrovaným procesorem ARM (Acorn RISC Machine), tzv. System On Chip (SoC). Řetězec signálového zpracování je modelován v prostředí MATLAB (Matrix Laboratory), dosažené výsledky jsou využity pro praktickou realizaci v SoC. Implementace v SoC je ověřena pomocí generovaného signálu ADS-B zprávy na vstup analogově digitálního převodníku.

Rozsah stran

83 s., 1 nečíslovaná strana

ISSN

Trvalý odkaz na tento záznam

Projekt

Zdrojový dokument

Vydavatelská verze

Přístup k e-verzi

Práce není přístupná

Název akce

ISBN

Studijní obor

Komunikační a řídicí technologie

Studijní program

Elektrotechnika a informatika

Signatura tištěné verze

D34367

Umístění tištěné verze

Univerzitní knihovna (archiv)

Přístup k tištěné verzi

Klíčová slova

ADS-B, 1090ES, FPGA, SoC, ARM, HPS, Altera, Socket

Endorsement

Review

item.page.supplemented

item.page.referenced