Digitální přijímač systému ADS-B implementovaný v FPGA SOC

Krejčí, Tomáš

Publikace:
Digitální přijímač systému ADS-B implementovaný v FPGA SOC

Diplomová práceOmezený přístup

dc.contributor.advisor	Mandlík, Michal
dc.contributor.author	Krejčí, Tomáš
dc.contributor.referee	Hájek, Martin
dc.date.accepted	2016-06-15
dc.date.accessioned	2016-08-02T10:48:48Z
dc.date.available	2016-08-02T10:48:48Z
dc.date.issued	2016
dc.date.submitted	2016-05-13
dc.description.abstract	Diplomová práce se zabývá návrhem digitální části přijímače systému ADS-B (Automatic Dependent Surveillance Broadcast). Hlavním cílem diplomové práce je implementace řetězce signálového zpracování, od digitalizace signálu po distribuci přijaté zprávy pomocí ethernetu, na programovatelném hradlovém poli (FPGA Field Programmable Gate Array) s integrovaným procesorem ARM (Acorn RISC Machine), tzv. System On Chip (SoC). Řetězec signálového zpracování je modelován v prostředí MATLAB (Matrix Laboratory), dosažené výsledky jsou využity pro praktickou realizaci v SoC. Implementace v SoC je ověřena pomocí generovaného signálu ADS-B zprávy na vstup analogově digitálního převodníku.	cze
dc.description.abstract-translated	This thesis deals with a design of digital part of the receiver system ADS-B (Automatic Dependent Surveillance Broadcast). The main goal of the thesis is implementation of signal processing chain, from digitization of the signal to the distribution of the received message using Ethernet, in programmable gate array (FPGA Field Programmable Gate Array) with an integrated ARM processor (Acorn RISC Machine), so-called System On Chip (SoC). Signal processing chain is modeled in MATLAB (Matrix Laboratory), obtained simulation results are used for practical implementation of the SoC. The implementation of the SoC is verified using the generated signal with ADS-B messages. This signal is used to drive analogue-to-digital converter.	eng
dc.description.department	Fakulta elektrotechniky a informatiky	cze
dc.description.grade	Dokončená práce s úspěšnou obhajobou	cze
dc.format	83 s., 1 nečíslovaná strana
dc.identifier	Univerzitní knihovna (archiv)
dc.identifier.signature	D34367
dc.identifier.stag	31344
dc.identifier.uri	https://hdl.handle.net/10195/64921
dc.language.iso	cze
dc.publisher	Univerzita Pardubice	cze
dc.rights	Práce není přístupná
dc.subject	ADS-B	eng
dc.subject	1090ES	eng
dc.subject	FPGA	eng
dc.subject	SoC	eng
dc.subject	ARM	eng
dc.subject	HPS	eng
dc.subject	Altera	eng
dc.subject	Socket	eng
dc.thesis.degree-discipline	Komunikační a řídicí technologie	cze
dc.thesis.degree-grantor	Univerzita Pardubice. Fakulta elektrotechniky a informatiky	cze
dc.thesis.degree-name	Ing.
dc.thesis.degree-program	Elektrotechnika a informatika	cze
dc.title	Digitální přijímač systému ADS-B implementovaný v FPGA SOC	cze
dc.title.alternative	The digital receiver ADS-B system implemented by in FPGA SOC	eng
dc.type	diplomová práce	cze
dspace.entity.type	Publication