Vývojové prostředí CycloneStudio

Karlík, Lukáš

Publikace:
Vývojové prostředí CycloneStudio

Diplomová práceopen access

dc.contributor.advisor	Bažant, Michael
dc.contributor.author	Karlík, Lukáš
dc.contributor.referee	Neradová, Soňa
dc.date.accepted	2021-06-18
dc.date.accessioned	2021-07-07T07:54:42Z
dc.date.available	2021-07-07T07:54:42Z
dc.date.issued	2021
dc.date.submitted	2021-05-18
dc.description.abstract	V diplomové práci je řešena problematika vlastního vývojového prostředí pro tvorbu logických obvodů pro vývojové kity. Výsledná aplikace bude sloužit jako grafický nástroj, tzv. diagram designer, pro tvorbu logických obvodů. Konkrétně se bude jednat o vývojové kity z rodiny Intel Cyclone FPGA. Aplikace bude pro svou činnost používat prostředí Intel Quartus a předefinované Verilog moduly. Dále bude umožňovat vytváření vlastních uživatelských bloků, projektů a praktické odzkoušení na vybraném vývojovém kitu.	cze
dc.description.abstract-translated	In this diploma thesis addresses the issue of own development environment for the creation of logic circuits for development kits. The resulting application will serve as a graphical tool, the so-called diagram designer, for the creation of logic circuits. Specifically, these will be development kits from the Intel Cyclone FPGA family. The application will use Intel Quartus and predefined Verilog modules for its operations. It will also allow the creation of custom user blocks, projects, and practical testing on a selected development kit.	eng
dc.description.defence	Dle vedoucího i oponenta byla diplomová práce zpracována na výborné úrovni. Dle vedoucího práce student navrhl a vytvořil plně funkční GUI editor pro vytváření jednoduchých logických obvodů pro Intel Cyclone FPGA. Dále aplikace umožňuje dynamicky přidávat nové komponenty vytvořené v jazyce Verilog a tvorbu grafických uživatelských komponent. Aplikace je také připravena na možné rozšíření o další vývojové kity založené na FPGA od firmy Intel. Aplikace byla otestována na ukázkových úlohách popsaných v kapitole 9. Stanovené cíle se tedy podařilo studentovi splnit v plném rozsahu a aplikace je plně funkční. Práce je zpracována přehledně. Nebyla nalezena žádná shoda s jinou prací, práce není plagiátem. Student výborně reagoval na dotazy a připomínky vedoucího, oponenta i členů komise pro státní závěrečné zkoušky.	cze
dc.description.department	Fakulta elektrotechniky a informatiky	cze
dc.description.grade	Dokončená práce s úspěšnou obhajobou	cze
dc.format	72 s.
dc.identifier.stag	41405
dc.identifier.uri	https://hdl.handle.net/10195/77826
dc.language.iso	cze
dc.publisher	Univerzita Pardubice	cze
dc.rights	Bez omezení
dc.subject	vývojové prostředí	cze
dc.subject	logický obvod	cze
dc.subject	Intel Quartus	cze
dc.subject	vývojový kit	cze
dc.subject	Verilog	cze
dc.subject	C#	cze
dc.subject	FPGA	cze
dc.subject	Cyclone	cze
dc.subject	development environment	eng
dc.subject	logic circuit	eng
dc.subject	Intel Quartus	eng
dc.subject	development kit	eng
dc.subject	Verilog	eng
dc.subject	C#	eng
dc.subject	FPGA	eng
dc.subject	Cyclone	eng
dc.thesis.degree-discipline	Informační technologie	cze
dc.thesis.degree-grantor	Univerzita Pardubice. Fakulta elektrotechniky a informatiky	cze
dc.thesis.degree-name	Ing.
dc.thesis.degree-program	Informační technologie	cze
dc.title	Vývojové prostředí CycloneStudio	cze
dc.title.alternative	CycloneStudio development environment	eng
dc.type	diplomová práce	cze
dspace.entity.type	Publication